Arhitecturi FPGA

Arhitecturi FPGA

Cel mai adesea arhitectura FPGA consta dintr-o arie de blocuri logice configurabile CLB, paduri intrare-iesire I/O si canale de rutare. In general toate canalele de rutare sunt de aceeasi capacitate (au acelasi numar de fire). O implementare FPGA trebuie sa dispuna de resurse adecvate. In timp ce numarul de CLB-uri si de I/O sunt usor de determinat din proiect, numarul de cai de rutare poate varia considerabil,

chiar si in cazul unor proiecte foarte asemanatoare din punct de vedere logic. De exemplu, o matrice de comutare (matrix switch sau crossbar switch) necesita mult mai multe rutari decat o arie sistolica, o forma particulara de arhitectura paralela, organizata ca o re_ea (pipe network).

Caile de rutare neutilizate cresc costul si scad performan_ele circuitului, fara a aduce nici un beneficiu, producatorii de FPGA incearca sa optimizeze numarul lor, astfel incat majoritatea proiectelor sa fie posibile in termeni de LUT si I/O. Aceasta optimizare poate fi realizata fie prin experimentarea si analizarea unor proiecte semnificative fie aplicand regula lui Rent: T = t g^p unde T este numarul de terminale, g numarul de componente interne, iar t si p constante.

Structura generica FPGA

Un CLB clasic FPGA consta dintr-un tabel de cautare cu 4 intrari (4LUT) si un bistabil D (flipflop), conectate ca in figura urmatoare. In ultimii ani a aparut o tendin_a de trecere inspre 6LUT, cu scopul cresterii performan_elor [4].